AMD Fusion processor op basis van Barcelona architectuur

[Koen Crijns]

AMD Fusion processor op basis van Barcelona architectuur

Tijdens een perspresentatie heeft AMD gisteren verkondigd dat de eerste Fusion processor - het project waarbij men processor en videokaart in één chip wil onderbrengen - zal gebaseerd worden op een stars core, AMD's codenaam voor de ...

Lees dit bericht

[achtbaanfreak]

Dit is al een behoorlijke tijd bekend. Ik wist het in iedergeval al zeker een maand en ik heb geen connecties met AMD of iets dergelijks. Stond volgens mij gewoon op een roadmap. Ook heet hij geen fusion meer maar swift.


bron
http://gathering.tweakers.net/forum/...58942#29258942

[McKay]

Die tricores die ze nu wille gaan verkope, waarom zetten ze daar niet zo´n extra gpu core in... Naja ze moete natuurlijk eerst wel ontwikkele

[Jut]

Die X3's zijn X4's met één defecte of slechte core die ze uitgeschakeld hebben. Dit betekent overigens niet dat de overige cores ook slecht zijn; het zegt helemaal niets over de kwaliteit van de andere cores en in de theorie moeten ze juist beter clocken dan X4's doordat ze wat minder warm worden (één core minder) en je hebt meer kans dat alle 3 de cores goed clocken dan als je een cpu hebt met 4 cores.

Die defecte core eruit knippen en er een gpu in plakken zal wel niet opgaan

[bls]

Volgens mij kan je na het bakken bijna geen wijzigingen meer aanbrengen aan de chip?

[achtbaanfreak]

Originally Posted by bls

Volgens mij kan je na het bakken bijna geen wijzigingen meer aanbrengen aan de chip?

Je kan in de fab nog gewoon patchen, en volgens mij ook als de core al "in de processor" zit, maar het is waarschijnlijk wel duur.

http://tweakers.net/reviews/738/6/ch...-pagina-6.html
en dan het stukje onder de eerste foto. Volgens een reactie is dat standaard apparatuur in een FAB, of dat waar is weet ik niet, maar je kan een processor/chipset/iets anders dus gewoon patchen, zij het niet te veel.

Je kan bijvoorbeeld, mits je de chip erop hebt gebouwd, wel cores uitschakelen, of delen van caches.